<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Transistor">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="AND Gate">
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(110,40)" to="(120,40)"/>
    <wire from="(80,110)" to="(110,110)"/>
    <wire from="(340,100)" to="(360,100)"/>
    <wire from="(320,140)" to="(320,160)"/>
    <wire from="(180,160)" to="(200,160)"/>
    <wire from="(420,140)" to="(450,140)"/>
    <wire from="(280,110)" to="(280,120)"/>
    <wire from="(200,100)" to="(200,120)"/>
    <wire from="(450,140)" to="(470,140)"/>
    <wire from="(280,120)" to="(290,120)"/>
    <wire from="(360,100)" to="(360,120)"/>
    <wire from="(180,220)" to="(470,220)"/>
    <wire from="(180,190)" to="(180,220)"/>
    <wire from="(260,140)" to="(300,140)"/>
    <wire from="(470,140)" to="(470,220)"/>
    <wire from="(110,120)" to="(140,120)"/>
    <wire from="(120,80)" to="(130,80)"/>
    <wire from="(110,110)" to="(280,110)"/>
    <wire from="(190,100)" to="(200,100)"/>
    <wire from="(110,110)" to="(110,120)"/>
    <wire from="(180,160)" to="(180,190)"/>
    <wire from="(120,40)" to="(290,40)"/>
    <wire from="(290,40)" to="(290,80)"/>
    <wire from="(120,40)" to="(120,80)"/>
    <wire from="(120,190)" to="(180,190)"/>
    <wire from="(300,140)" to="(320,140)"/>
    <wire from="(320,160)" to="(360,160)"/>
    <comp lib="6" loc="(67,90)" name="Text">
      <a name="text" val="Clock"/>
    </comp>
    <comp lib="6" loc="(68,43)" name="Text">
      <a name="text" val="Data"/>
    </comp>
    <comp lib="1" loc="(420,140)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(300,140)" name="Probe"/>
    <comp lib="0" loc="(450,140)" name="Probe"/>
    <comp lib="0" loc="(110,40)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(273,171)" name="Text">
      <a name="text" val="Data"/>
    </comp>
    <comp lib="0" loc="(80,110)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(190,100)" name="AND Gate">
      <a name="inputs" val="2"/>
      <a name="negate0" val="true"/>
    </comp>
    <comp lib="1" loc="(340,100)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(260,140)" name="NOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="6" loc="(103,223)" name="Text">
      <a name="text" val="/Data"/>
    </comp>
    <comp lib="0" loc="(120,190)" name="Probe"/>
  </circuit>
</project>
