<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Transistor">
      <a name="facing" val="north"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="AND Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="OR Gate">
      <a name="inputs" val="2"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(540,250)" to="(570,250)"/>
    <wire from="(440,230)" to="(470,230)"/>
    <wire from="(70,500)" to="(490,500)"/>
    <wire from="(70,350)" to="(260,350)"/>
    <wire from="(590,270)" to="(590,430)"/>
    <wire from="(440,340)" to="(470,340)"/>
    <wire from="(520,210)" to="(540,210)"/>
    <wire from="(290,350)" to="(410,350)"/>
    <wire from="(610,250)" to="(630,250)"/>
    <wire from="(270,370)" to="(270,400)"/>
    <wire from="(490,500)" to="(630,500)"/>
    <wire from="(550,230)" to="(570,230)"/>
    <wire from="(410,150)" to="(550,150)"/>
    <wire from="(480,520)" to="(490,520)"/>
    <wire from="(440,230)" to="(440,340)"/>
    <wire from="(280,370)" to="(280,440)"/>
    <wire from="(630,250)" to="(630,500)"/>
    <wire from="(320,190)" to="(410,190)"/>
    <wire from="(540,210)" to="(540,240)"/>
    <wire from="(250,400)" to="(270,400)"/>
    <wire from="(410,190)" to="(470,190)"/>
    <wire from="(410,350)" to="(410,370)"/>
    <wire from="(400,370)" to="(410,370)"/>
    <wire from="(410,150)" to="(410,190)"/>
    <wire from="(410,300)" to="(470,300)"/>
    <wire from="(410,350)" to="(440,350)"/>
    <wire from="(70,350)" to="(70,500)"/>
    <wire from="(270,440)" to="(280,440)"/>
    <wire from="(540,240)" to="(570,240)"/>
    <wire from="(540,250)" to="(540,320)"/>
    <wire from="(410,190)" to="(410,300)"/>
    <wire from="(520,320)" to="(540,320)"/>
    <wire from="(390,430)" to="(590,430)"/>
    <wire from="(490,500)" to="(490,520)"/>
    <wire from="(550,150)" to="(550,230)"/>
    <wire from="(440,340)" to="(440,350)"/>
    <comp lib="6" loc="(437,491)" name="Text">
      <a name="text" val="Operand Output Bus"/>
    </comp>
    <comp lib="0" loc="(390,430)" name="Pin">
      <a name="width" val="2"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(499,247)" name="Text">
      <a name="text" val="op 01"/>
    </comp>
    <comp lib="1" loc="(520,210)" name="OR Gate">
      <a name="width" val="8"/>
      <a name="inputs" val="2"/>
      <a name="label" val="OR"/>
    </comp>
    <comp lib="6" loc="(156,403)" name="Text">
      <a name="text" val="Clock: write to register"/>
    </comp>
    <comp lib="6" loc="(496,339)" name="Text">
      <a name="text" val="op 10"/>
    </comp>
    <comp lib="0" loc="(400,370)" name="Probe"/>
    <comp lib="4" loc="(290,350)" name="Register"/>
    <comp lib="6" loc="(280,168)" name="Text">
      <a name="text" val="Constant Input"/>
    </comp>
    <comp lib="5" loc="(250,400)" name="Button"/>
    <comp lib="0" loc="(320,190)" name="Pin">
      <a name="width" val="8"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="6" loc="(473,141)" name="Text">
      <a name="text" val="CONSTANT: op 00"/>
    </comp>
    <comp lib="6" loc="(620,226)" name="Text">
      <a name="text" val="Selector"/>
    </comp>
    <comp lib="6" loc="(606,210)" name="Text">
      <a name="text" val="Instruction"/>
    </comp>
    <comp lib="6" loc="(188,445)" name="Text">
      <a name="text" val="Reset: zero register"/>
    </comp>
    <comp lib="6" loc="(385,415)" name="Text">
      <a name="text" val="Operation Select"/>
    </comp>
    <comp lib="5" loc="(270,440)" name="Button"/>
    <comp lib="1" loc="(520,320)" name="AND Gate">
      <a name="width" val="8"/>
      <a name="inputs" val="2"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="6" loc="(257,316)" name="Text">
      <a name="text" val="&quot;The&quot; Register"/>
    </comp>
    <comp lib="0" loc="(480,520)" name="Probe"/>
    <comp lib="2" loc="(610,250)" name="Multiplexer">
      <a name="select" val="2"/>
      <a name="width" val="8"/>
    </comp>
  </circuit>
</project>
